PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-055718

(43)Date of publication of application: 25.02.1997

(51)Int.CI.

H04L 1/00

H04L 12/56 H04L 29/08

(21)Application number: 07-208946

(71)Applicant: NEC CORP

(22)Date of filing:

17.08.1995


(72)Inventor: UEJIMA YOSHIYUKI

(54) DATA COMMUNICATION DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve a communication rate by making the data length of a packet long when a communication state is good and quicken a recovery from an error state by making the data length of the packet short when the communication state is bad.

SOLUTION: A RAM 16 is stored with data to be transmitted and received data. The transmitted data in the RAM 16 are managed by a buffer administering circuit 2 according to the transmitted data length written in a transmitted data length counter 1 according to the communication state. The transmitted data in the RAM 16 that the buffer administering circuit 2 administers are transferred by DMA 14 to a transmitting FIFO 3 through a data bus 100 and sent to a reception side through a parallel-serial converting circuit 5 and a selector 11.



LEGAL STATUS

[Date of request for examination]

17.08.1995

[Date of sending the examiner's decision of

06.01.1998

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-55718

(43)公開日 平成9年(1997)2月25日


(51) Int.Cl. ⁶ H 0 4 L 1/00 12/56 29/08	:	庁内整理番号 9466-5K	FI 技術表示箇 H 0 4 L 1/00 E 11/20 1 0 2 F 13/00 3 0 7 Z				技術表示箇所
			審査	京 有	請求項の数 6	OL	, (全 13 頁)
(21)出願番号 (22)出願日	特顯平7-208946 平成7年(1995)8	(71)出願人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号 (72)発明者 上島 良之					
			(74)代理人	式会社	港区芝五丁目 7 ā 内 ▲柳▼川 信	₽1号	日本電気株
	•						

(54) 【発明の名称】 データ通信装置

(57)【要約】

【課題】 通信状態がよければパケットのデータ長を長くして通信速度を向上させ、通信状態が悪ければパケットのデータ長を短くしてエラー状態からの回復を早くする。

【解決手段】 RAM16には送信すべきデータ及び受信したデータが蓄積される。RAM16内の送信データは送信データ長カウンタ1に通信状態に応じて書込まれた送信データ長にしたがってバッファ管理回路2で管理される。バッファ管理回路2が管理しているRAM16内の送信データはDMA14によってデータバス100を介して送信FIFO3に転送され、バラレルシリアル変換回路5とセレクタ11とを介して受信側に送信される。



【特許請求の範囲】

【請求項1】 1つのファイルを複数のパケットに分割 して通信する時に通信先の装置からの応答を確認せずに パケットを送信するデータ通信装置であって、前記通信 先の装置との間の通信状態に応じて前記パケットのデー タ長を可変する可変手段を有することを特徴とするデー タ通信装置。

【請求項2】 前記可変手段は、前記通信先の装置から の肯定応答を受信した時にパケットデータ長を長くしか つ前記通信先の装置からの否定応答を受信した時にパケ 10 ットデータ長を短くするよう構成したことを特徴とする 請求項1記載のデータ通信装置。

【請求項3】 受信データ及び送信データを蓄積してお くためのランダムアクセスメモリを含み、前記ランダム アクセスメモリに蓄積された前記送信データを複数のパ ケットに分割して通信する時に通信先の装置からの応答 を確認せずにパケットを送信するデータ通信装置であっ て、前記通信先の装置との間の通信状態に応じて前記パ ケットのデータ長を可変する可変手段を有することを特 徴とするデータ通信装置。

【請求項4】 前記可変手段は、前記通信先の装置から の肯定応答を受信した時に前記ランダムアクセスメモリ からデータ長が長いパケットを読出しかつ前記通信先の 装置からの否定応答を受信した時に前記ランダムアクセ スメモリからデータ長が短いパケットを読出すよう構成 したことを特徴とする請求項3記載のデータ通信装置。

【請求項5】 受信データ及び送信データを蓄積してお くためのランダムアクセスメモリと、データ通信上のデ ータ通信速度を調整するために前記送信データを一時記 憶するための一時記憶手段と、前記ランダムアクセスメ モリと前記一時記憶手段との間の送信データのデータ転 送を制御する制御手段とを含み、前記ランダムアクセス メモリに蓄積された前記送信データを複数のパケットに 分割して通信する時に通信先の装置からの応答を確認せ ずにパケットを送信するデータ通信装置であって、前記 通信先の装置との間の通信状態に応じて前記パケットの データ長を可変する可変手段を有することを特徴とする データ通信装置。

【請求項6】 前記可変手段は、前記通信先の装置から の肯定応答を受信した時に前記ランダムアクセスメモリ と前記一時記憶手段との間でデータ長が長いパケットを データ転送するよう前記制御手段に指示しかつ前記通信 先の装置からの否定応答を受信した時に前記ランダムア クセスメモリと前記一時記憶手段との間でデータ長が短 いパケットをデータ転送するよう前記制御手段に指示す るよう構成したことを特徴とする請求項5記載のデータ 通信装置。

【発明の詳細な説明】

[0001]

し、特に送信側と受信側との間で予め設定された通信手 順(通信プロトコル)にしたがってパケットデータの送

[0002]

【従来の技術】従来、この種のデータ通信装置において は、例えば端末のコンピュータがホストのコンピュータ からデータをダウンロードする場合等、コンピュータ間 でデータを送受信する時に用いられる。

受信を行うデータ通信装置に関する。

【0003】との場合、コンピュータはデータを数百か ら数千バイト程度の大きさに分割し、分割したデータに ヘッダやエラーチェック用の情報を付加してフレームを 構成してパケット化している。このパケット化したデー タをコンピュータ相互間で取り決めた通信プロトコルに したがって送受信している。

【0004】通信プロトコルとしては、すでに幾つか決 められたものがある。例えば、図13~図15に示すよ うに、送信側がパケットデータを送信した後に、そのパ ケットデータの正常受信または異常受信を示す受信側か らの応答を待って次のパケットデータの送信または同じ パケットデータの再送を行うものがある。この種の通信 プロトコルとしては、例えば、XMODEMやYMOD EMがある。

【0005】以下、図13~図15を用いてその通信プ ロトコルについて説明する。まず、送信側では、図13 に示すように、パケットデータ**①**の送信処理を実行する と(図13ステップS61)、そのパケットデータのの 送信処理に対する受信側からの応答の待ち状態となる (図13ステップS62)。

【0006】送信側では受信側からの応答パケットを受 30 信すると、その応答パケットの受信処理を行い(図13 ステップS63)、その応答パケットがACK(Ack nowledge) (肯定応答) パケットか、あるいは NACK (NegativeAcknowledge) (否定応答)パケットかを判断する(図13ステップS 64).

【0007】送信側では例えばパケットデータ②を送信 した時に受信側からNACKパケットを受信すると、ス テップS61に戻って同じパケットデータ**②**の再送を行 う。また、送信側では受信側からACKパケットを受信 すると、全てのパケットデータが送信完了したかを判定 する(図13ステップS65)。

- 【0008】送信側は全てのパケットデータが送信完了 したと判定すると処理を終了し、送信完了していないと 判定すると次の送信パケットデータの処理を実行する (図13ステップS66)。

【0009】一方、受信側では、図14に示すように、 送信側からパケットデータの、②が送信されてくると、 そのパケットデータΦ、②の受信処理を行い(図14ス テップS71)、受信したパケットデータ(D. ②を解析 【発明の属する技術分野】本発明はデータ通信装置に関 50 してデータ長の確認やチェックサムまたはCRC(Cy

clic Redundancy Check cod e) 等によるエラーチェックを行って受信パケットがエ ラーか否かを判定する(図14ステップS72)。

【0010】受信側は受信パケットにエラーがないと判 定すると、正しくデータを受信することができたという ことを送信側に伝えるためにACKパケットを送信する (図14ステップS73)。また、受信側は受信パケッ トにエラーがあると判定すると、正しくデータを受信す ることができなかったということを送信側に伝えるため にNACKパケットを送信する(図14ステップS7 4)。上記の処理動作のシーケンスは図15に示す通り である。

【0011】との場合、送信側では受信側からのNAC Kパケットを受信するか、あるいはACKもNACKも 受信できなかった場合に前回送信したパケットデータの とおなじパケットデータ②を再送する。また、これらの 通信プロトコルではパケットデータの長さが固定となっ

【0012】上記の通信プロトコル以外に、送信側が受 信側からの応答を待たずにパケットデータを順次送信 し、受信側で異常が検出された時にその異常を示す応答 を、予め設定された数だけ正常受信した時にその正常受 信を示す応答を夫々受信側から送信側に返送するものも ある。この種の通信プロトコルとしては、例えば、ZM ODEMやB-Plus、及びQuick-VAN等が

【0013】以下、図16~図18を用いてその通信プ ロトコルについて説明する。まず、送信側では、図16 に示すように、パケットデータの送信か受信かを判断し (図16ステップS81)、パケットデータの送信と判 30 断すると、パケットデータの送信処理を全てのパケット データの送信が完了するまで実行する(図16ステップ S81~S84)。すなわち、送信側では受信側からの ACKの返送を待たずに、パケットデータ①~⑨を次々 に送信するようになっている。

【0014】送信側はパケットデータの受信と判断する と、パケットデータの受信処理を行い(図16ステップ S85)、受信側からの応答パケットがACKパケット かあるいはNACKパケットかを判断する(図16ステ ップS86)。

【0015】送信側では受信側からの応答パケットがA CKパケットであると判断するとパケットデータの送信 処理をそのまま続行し、応答パケットがNACKパケッ トであると判断するとそのNACKパケットに付加され たパケット番号のパケットデータ@を再送する(図16 ステップS87)。

【0016】送信側では受信側からNACKパケットま たはACKパケットの返送を受信した時、既に幾つかの パケットデータの送信が終了しているので、NACKに 対応するパケットデータ@以降の送信も完了していると 50 タ部がセレクタ(SEL)49で選択されて送信され

とになる。しかしながら、送信側がパケットデータ〇~ ூを送信する時にパケットデータ◎~⑨各々にパケット 番号を付加して送信しているので、受信側ではどのパケ ットデータでエラーが発生したのかをパケット番号で通

知すれば、送信側がそのパケット番号のパケットデータ のだけを再送することが可能となる。

送信側からパケットデータ①~⑨が送信されてくると、 そのバケットデータ①~⑤の受信処理を行い(図17ス テップS91)、受信したパケットデータを解析してデ 10 ータ長の確認やチェックサムまたはCRC等によるエラ ーチェックを行って受信パケットがエラーか否かを判定 する(図17ステップS92)。

【0017】一方、受信側では、図17に示すように、

【0018】受信側は受信パケットにエラーがないと判 定すると、正しくデータを受信することができた回数が 予め設定されたN回(Nは正の整数)となったか否かを 判定する(図17ステップS93)。受信側は正しくデ ータを受信することができた回数がN回になると、正し くデータを受信したことを送信側に伝えるためにACK 20 パケットを送信する(図17ステップS94)。

【0019】また、受信側は受信パケットにエラーがあ ると判定すると、正しくデータを受信できなかったこと を送信側に伝えるためにNACKパケットを送信する (図17ステップS95)。上記の処理動作のシーケン スは図18に示す通りである。

【0020】図12は従来のデータ通信装置の構成例を 示すブロック図である。図において、従来のデータ通信 装置はCPU51によって制御され、CPU(中央処理 装置)5 1 を動作させるためのプログラムはROM(リ ードオンリメモリ)53に格納されている。

【0021】RAM (ランダムアクセスメモリ) 54に は送信すべきデータ及び受信したデータが蓄積される。 RAM54内の送信データはDMA. (ダイレクトメモリ アクセス)52によってデータバス300を介して送信 FIFO (ファーストイン・ファーストアウト) 41 に 転送される。との場合、RAM54内の送信データはD MA52を用いることなく、CPU51がRAM54か ら読出して送信F.IFO41に書込む方法も可能であ

【0022】まず、送信時には送信FIFO41に書込 40 まれた送信データがパラレルシリアル変換回路(P t o S) 43によってパラレル形式のデータからシリア ル形式のデータに変換される。

【0023】CPU51がパケットの送信開始を指示す ると、データ部の送信に先だってパケットの先頭を示す データ、送信相手を指定するアドレス、パケットの順番 を示す番号等を含むヘッダがヘッダ発生回路(Head er) 45から送信される。続いて、パラレルシリアル 変換回路43でシリアル形式のデータに変換されたデー

る。

【0024】設定されたデータ長分のデータが送信し終 わると、DMA52またはCPU51はRAM54から 送信FIFO41へのデータの転送を終了する。続い て、セレクタ49が切替えられ、通信相手側でのデータ エラーチェック用としてCRCデータまたはチェックサ ムデータがCRC発生回路(CRC)47から送信さ れ、パケットデータの送信が終了する。

【0025】一方、受信時には受信したデータがマルチ プレクサ (MUX) 50 によってヘッダ部とデータ部と 10 エラーチェック部とに分離され、ヘッダ部はヘッダ解析 回路(Header)46で処理され、エラーチェック 部はCRC照合回路(CRC)48で処理される。

【0026】データ部に対しては送信時の処理と全く逆 の処理が行われる。つまり、データ部はシリアルパラレ ル変換回路(S to P) 44でシリアル形式のデー タからパラレル形式のデータに変換される。

【0027】シリアルパラレル変換回路44でパラレル 形式のデータに変換された受信データは受信FIFO4 2に順次書込まれていく。受信FIFO42に書込まれ 20 た受信データはDMA52によって受信FIFO42か らRAM54に転送される。この場合も、送信時と同様 に、CPU51が介在して受信データを受信FIFO4 2からRAM54に転送させることも可能である。

【0028】上述した如く、ROM53にはCPU51 を動作させるためのプログラムが格納されており、その プログラムにしたがって通信プロトコルが実現される。 上記の通信プロトコルの処理手順は図13及び図14と 図16及び図17とに夫々示す通りである。

場合、送信側では送信処理によって1つのパケットを送 信すると、受信側からの応答の待ち状態となる。受信側 からの応答がなく、タイムアウトした場合にはそのパケ ットデータの再送を行い、受信側からの応答があった場 合には受信処理によって受信側からの応答パケットを受 信する。

【0030】送信側では受信した応答パケットを解析 し、ACKパケットかあるいはNACKパケットかを判 断する。NACKパケットを受信した場合には、送信し たパケットデータと同じパケットデータの再送を行う。 ACKパケットを受信した場合には、全てのパケットデ ータの送信が終了したかどうかを判断し、全てのパケッ トデータの送信が終了すれば、データ通信処理を終了す る。全てのパケットデータの送信が終了していなけれ ば、次のパケットデータを送信する。

【0031】次に、受信側ではパケットデータを受信す ると、そのパケットデータにエラーがあるかどうかを判 断し、エラーがあった場合にはNACKパケットを送信 し、エラーがなければACKパケットを送信する。

【0032】図16及び図17に示す通信プロトコルの 50 る。

場合、送信側ではCPUに対する割込みの発生によって 送信処理か受信処理かの判断を行う。送信側ではパケッ トデータの送信要求が発生したならばパケットの送信処 理を行い、パケットデータの受信を検出したならばパケ ットデータの受信処理を行う。

【0033】送信側では受信したパケットデータの種類 が判断され、NACKパケットを受信したならば、その NACKパケットで指示されたパケットデータを再送す る。送信側ではACKパケットを受信したならば、次の 処理に移行する。送信処理あるいは受信処理を行うと、 送信側では全てのパケットデータの送信が完了したかど うかを判断し、全てのパケットデータの送信が完了する とデータ通信処理を終了し、まだ送信すべきパケットデ ータがあれば次のパケットデータの送信処理を行う。

【0034】受信側ではパケットデータの受信処理を行 うと、その受信したパケットデータにエラーがあるかど うかを判断する。このとき、エラーの有無の判断にはC RC照合回路からの情報やデータ長が正しいかどうか等 を考慮して行う。エラーが発生している場合にはNAC Kパケットを送信する。

【0035】また、エラーが発生していない場合には、 N回受信する毎にACKパケットを送信するようにする と、パケットデータをN回受信したかどうかを判断し、 パケットデータをN回受信する毎にACKパケット送信 処理を行い、N回でなければ処理を終了する。

[0036]

【発明が解決しようとする課題】一般的に、パケットデ ータ通信では実際に送りたいパケットデータにアドレス やパケット番号、及びエラーチェックのための情報等が 【0029】図13及び図14に示す通信プロトコルの 30 付加されるので、パケットデータ長が短かければ実際の データに対して付加される部分のデータの割合が大きく なってしまい、その分データ通信中にエラーが発生する 確率が髙くなり、付加されたデータの分だけ通信効率が 悪くなる。逆に、パケットデータ長が長ければ、データ 通信中にエラーが発生して再送する必要が生じた場合、 再送しなければならないデータ量も大きくなる。

> 【0037】上述した従来のデータ通信装置では、送信 側がパケットデータを送信した後に、そのパケットデー タの正常受信または異常受信を示す受信側からの応答を 40 待って次のパケットデータの送信または同じパケットデ ータの再送を行う通信プロトコルの場合、パケットデー タ送信毎にACKパケットの確認を必ず必要としている ので、全てのデータの転送完了までに時間がかかり、通 信効率が悪くなる。

【0038】また、この通信プロトコルの場合にはパケ ットデータ長が固定であるため、回線の状況がよくても 必ず実際のデータ以外にヘッダやCRCが付加されるの で、通信効率が悪くなる。さらに、エラーの発生確率が 悪くなり、再送時のデータ量も大きくなる等の問題があ

7

【0039】一方、送信側が受信側からの応答を待たず にパケットデータを次々に送信する通信プロトコルの場 合、送信側ではACKパケットの返送で確認されたパケ ットデータ以外は受信側に送信し終わってもバッファし ておく必要があり、バッファ用のメモリが必要となる。 【0040】また、送信側及び受信側ともにエラーがあ った場合には前のデータに戻らなくてはならないので、 バッファ内のパケットデータの順番の管理が複雑にな る。仮に、バッファの管理を軽減するために、エラーの あったパケットデータ以降を全て再送するようにする と、再送するデータが多くなり、通信効率が悪くなる。 【0041】特開平4-243343号公報には、変復 調装置の復調側に設けた復調エラーベクトル出力装置か ら出力される復調エラーベクトルの大きさを基に信号伝 播路の状態を判断し、信号伝播路の状態の判断結果に基 づいてデータパケット長決定装置によって変復調装置の 送信データのパケット長の最適化処理を行ってデータ通 信効率を向上させるパケット通信方式が開示されてい る。

【0042】との方式では送信データのパケット長の最 20 適化を行っているのであるが、自分で受信している状況から信号伝播路の状態を判断し、自分の送信するパケット長を決定しているため、送信方向と受信方向とで信号伝播路の状況が異なる場合には判断を誤ることがある。【0043】また、送信方向と受信方向とで通信するデータ量が異なる場合、例えば上記のような通信プロトコルを用いてデータ転送を行う場合には、データパケットを送信する側に比べてACKパケットまたはNACKパケットを送信する側では通信するデータ量が少ない。したがって、とのパケット通信方式では信号伝播路の状態 30 を判断する情報量も少ないため、適切な信号伝播路の状態を判断することが困難である。

【0044】また、特開平2-125551号公報には、複数のデータパケットを通信回線を通じて順次受信側に伝送するにあたり、1個のデータパケットを伝送する毎に、受信されたデータパケットのエラー状態に応じて受信側から発せられる再送要求の有無を検出し、再送要求があれば再送要求の対象とされたデータパケットを再度受信側に伝送するとともに、その再送回数を計数し、再送要求がなければ次に伝送すべき新たなデータパケットの直前のデータパケットについて計数された再送回数に応じて設定することで、データ通信効率を向上させるデータパケット伝送方法が開示されている。

【0045】との方法では受信側から発せられる再送要求の回数から判断してデータパケット長を設定しているが、送信側においては1個のデータパケットを伝送する毎に、受信側から発せられる再送要求を検出しているため、データ通信効率が悪くなる。

【0046】そこで、本発明の目的は上記の問題点を解 50 ととができるので、通信時間全体で見ると従来の通信時

消し、通信状態がよければパケットのデータ長を長くして通信速度を向上させることができ、通信状態が悪ければパケットのデータ長を短くしてエラー状態からの回復を早くすることができるデータ通信装置を提供することにある。

[0047]

【課題を解決するための手段】本発明によるデータ通信 装置は、1つのファイルを複数のパケットに分割して通 信する時に通信先の装置からの応答を確認せずにパケッ トを送信するデータ通信装置であって、前記通信先の装 置との間の通信状態に応じて前記パケットのデータ長を 可変する可変手段を備えている。

【0048】本発明による他のデータ通信装置は、受信データ及び送信データを蓄積しておくためのランダムアクセスメモリを含み、前記ランダムアクセスメモリに蓄積された前記送信データを複数のパケットに分割して通信する時に通信先の装置からの応答を確認せずにパケットを送信するデータ通信装置であって、前記通信先の装置との間の通信状態に応じて前記パケットのデータ長を可変する可変手段を備えている。

【0049】本発明による別のデータ通信装置は、受信データ及び送信データを蓄積しておくためのランダムアクセスメモリと、データ通信上のデータ通信速度を調整するために前記送信データを一時記憶するための一時記憶手段と、前記ランダムアクセスメモリと前記一時記憶手段との間の送信データのデータ転送を制御する制御手段とを含み、前記ランダムアクセスメモリに蓄積された前記送信データを複数のパケットに分割して通信する時に通信先の装置からの応答を確認せずにパケットを送信するデータ通信装置であって、前記通信先の装置との間の通信状態に応じて前記パケットのデータ長を可変する可変手段を備えている。

[0050]

【発明の実施の形態】まず、本発明の作用について以下 に述べる。

【0051】1つのファイルを複数のパケットに分割して通信する時に通信先の装置からの応答を確認せずにパケットを送信するデータ通信装置において、通信先の装置との間の通信状態、つまり受信側からのACKパケットまたはNACKパケットの受信に応じてパケットのデータ長を可変する。

【0052】これによって、通信状態がよければパケットのデータ長を長くして通信速度を向上させることが可能となり、通信状態が悪ければパケットのデータ長を短くしてエラー状態からの回復を早くすることが可能となる。

【0053】すなわち、通信状態がよい時にパケットの データ長を長くすると、全体のパケット数が少なくな り、ヘッダやCRC等のオーバヘッド部分を少なくする ととができるので、通信時間全体で見ると従来の通信時 間よりも短縮することが可能となる。

【0054】また、通信状態が悪い時にパケットのデー タ長を短くすると、エラーが発生した場合でも再送する データ量を少なくすることができるので、通信時間全体 で見ると従来の通信時間よりも短縮することが可能とな

【0055】次に、本発明の実施例について図面を参照 して説明する。図1は本発明の一実施例の構成を示すブ ロック図である。図において、本発明の一実施例による データ通信装置は送信データ長カウンタ (CNT) 1 と、バッファ管理回路 (MNT) 2と、送信FIFO (ファーストイン・ファーストアウト) 3と、受信F I FO4と、パラレルシリアル変換回路(P to S) 5と、シリアルパラレル変換回路(S to P)6 と、ヘッダ発生回路(Header)7と、ヘッダ解析 回路(Header) 8と、CRC発生回路(CRC) 9と、CRC照合回路(CRC) 10と、セレクタ(S EL) 11と、マルチプレクサ(MUX) 12と、CP U(中央処理装置) 13と、DMA(ダイレクトメモリ アクセス) 14と、ROM (リードオンリメモリ) 15 と、RAM (ランダムアクセスメモリ) 16とから構成 されている。

【0056】尚、送信データ長カウンタ1と、送信FI FO3と、受信FIFO4と、CPU13と、DMA1 4と、ROM15と、RAM16とはデータバス100 を介して互いに接続されている。

【0057】本発明の一実施例によるデータ通信装置は CPU13によって制御され、CPU13を動作させる ためのプログラムはROM15 に格納されている。RA M16には送信すべきデータ及び受信したデータが蓄積 30 される。RAM16内の送信データはDMA14によっ てデータバス100を介して送信FIFO3に転送され る。この場合、RAM15内の送信データはDMA14 を用いることなく、CPU13がRAM15から読出し て送信FIFO3に書込む方法も可能である。

【0058】まず、送信時には送信FIFO3に書込ま れた送信データがパラレルシリアル変換回路5によって パラレル形式のデータからシリアル形式のデータに変換 される。

【0059】CPU13がパケットの送信開始を指示す ると、データ部の送信に先だってパケットの先頭を示す データ、送信相手を指定するアドレス、パケットの順番 を示す番号等を含むヘッダがヘッダ発生回路7から送信 される。続いて、パラレルシリアル変換回路5でシリア ル形式のデータに変換されたデータ部がセレクタ11で 選択されて送信される。

【0060】設定されたデータ長分のデータが送信し終 わると、DMA14またはCPU13はRAM15から 送信FIFO3へのデータの転送を終了する。続いて、 セレクタ11が切替えられ、通信相手側でのデータエラ 50 ップS7)、次の処理に移行する。

10

ーチェック用としてCRCデータまたはチェックサムデ ータがCRC発生回路9から送信され、パケットデータ の送信が終了する。

【0061】このとき、CPU13から送信データ長カ ウンタ1に通信状態に応じた送信データ長が書込まれ る。バッファ管理回路2は送信データ長カウンタ1に書 込まれた値にしたがってRAM16内のデータを管理 し、RAM16内のどの部分をパケット化するかを決定 するとともに、そのパケット長を決定する。

【0062】一方、受信時には受信したデータがマルチ プレクサ12によってヘッダ部とデータ部とエラーチェ ック部とに分離され、ヘッダ部はヘッダ解析回路8で処 理され、エラーチェック部はCRC照合回路10で処理 される。

【0063】データ部に対しては送信時の処理と全く逆 の処理が行われる。つまり、データ部はシリアルパラレ ル変換回路6でシリアル形式のデータからバラレル形式 のデータに変換される。

【0064】シリアルパラレル変換回路6でパラレル形 20 式のデータに変換された受信データは受信FIFO4に 順次書込まれていく。受信FIFO4に書込まれた受信 データはDMA 1 4 によって受信FIFO 4 からRAM 15に転送される。この場合も、送信時と同様に、CP U13が介在して受信データを受信FIFO4からRA M15に転送させることも可能である。

【0065】図2は本発明の一実施例によるパケット送 信処理を示すフローチャートであり、図3は本発明の一 実施例によるパケット受信処理を示すフローチャートで あり、図4は本発明の一実施例の処理動作を示すシーケ ンスチャートである。これら図1~図4を用いて本発明 の一実施例の処理動作について説明する。

【0066】送信側ではCPU13に対する割込みの発 生によって送信処理か受信処理かの判断を行う(図2ス テップS1)。送信側ではパケットデータの送信要求が 発生したならばパケットの送信処理を行い(図2ステッ プS2)、パケットデータの受信を検出したならばパケ ットデータの受信処理を行う(図2ステップS5)。

【0067】送信側では受信したパケットデータの種類 が判断され(図2ステップS6)、NACKパケットを 受信したならば、CPU13が以前の送信データ長より もデータ長を減少させて送信データ長カウンタ1に指示 し(図2ステップS8)、そのNACKパケットで指示 されたパケットデータを再送する (図2ステップS 9)。このとき、RAM16内の再送すべきパケットデ ータはバッファ管理回路2によってそのパケット長とと もに制御される。

【0068】送信側ではACKパケットを受信したなら ぱ、CPU13が以前の送信データ長よりもデータ長を 増加させて送信データ長カウンタ1に指示し(図2ステ 【0069】送信処理あるいは受信処理を行うと、送信側では全てのパケットデータの送信が完了したかどうかを判断し(図2ステップS3)、全てのパケットデータの送信が完了するとデータ通信処理を終了し、まだ送信すべきパケットデータがあれば次のパケットデータの送信処理を行う(図2ステップS4)。

【0070】受信側ではパケットデータの受信処理を行うと(図3ステップS11)、CPU13がCRC照合回路10の照合結果を基にその受信したパケットデータにエラーがあるかどうかを判断する(図3ステップS12)。このとき、CPU13によるエラーの有無の判断にはCRC照合回路10からの情報やデータ長が正しいかどうか等を考慮して行う。エラーが発生している場合にはNACKパケットを送信する(図3ステップS15)。

【0071】また、エラーが発生していない場合にはN回受信する毎にACKパケットを送信するように構成されているとすると、CPU13はパケットデータをN回受信したかどうかを判断し(図3ステップS13)、パケットデータをN回受信する毎にACKパケット送信処 20理を行い(図2ステップS14)、N回でなければ処理を終了する。

【0072】例えば、図4に示すように、送信側から受信側に次々と送信するパケットデータ①~⑤のうち、受信側がパケットデータ②を受信した時にN回受信が検出されたとすると、受信側から送信側にACKパケットが送信される。送信側ではそのACKパケットを受信すると、ACKパケットを受信してから次に送信されるパケットデータ⑤以降の送信データ長を増加させる。

【0073】とれに対し、送信側から受信側に次々と送 30 信するパケットデータ①~⑧のうち、受信側がパケットデータ④を受信した時にエラーを検出したとすると、受信側から送信側にNACKパケットが送信される。

【0074】送信側ではそのNACKパケットで指示されたパケットデータ@を再送するが、とのとき送信データ長が減少されているので、パケットデータ@-1,@-2として受信側に送信する。それ以降、送信側から受信側には減少された送信データ長でパケットデータ@-1,@-2,@,@が送信される。

【0075】図5は本発明の一実施例による処理動作で 40 用いられる送信データ長の増減が自在なパケットデータ 例を示す図である。図において、パケットデータの最後 尾には最終フラグが付加されており、このパケットデータの受信時にその最終フラグを確認することで、送信データ長が増減されてもそのパケットデータの受信が可能 となる。

【0076】図6は図5に示すパケットデータを用いる 【0085】-場合の送信処理を示すフローチャートであり、図7は図 からデータ長を 5に示すパケットデータを用いる場合の受信処理を示す そのデータ長を フローチャートである。これら図5~図7を用いて送信 50 ップS52)。 12

データ長を増減した時の送受信処理について説明する。 【0077】CPU13はパケットデータの送信処理を 行う際に(図6ステップS21)、RAM16から送信 FIFO3に転送されるデータの最終データの検出を行 う(図6ステップS22)。

【0078】CPU13はRAM16から送信FIFO3に転送されるデータの最終データを検出すると、そのパケットデータに最終フラグを付加して送信するように制御する(図6ステップS23)。尚、本実施例は最終フラグをCPU13の制御によってCRC発生回路9で付加するよう構成されている。

【0079】一方、受信側においてDMA14またはCPU13はパケットデータの受信処理を行う際に(図7ステップS31)、受信FIFO4からRAM16に転送されるデータの最終フラグの検出を行う(図7ステップS32)。

【0080】CPU13は受信FIFO4からRAM16に転送されるデータの最終フラグを検出すると、そのパケットデータのエラーの有無を判断し(図7ステップS33)、エラーが検出されるとそのエラーに対する処理を実行する(図7ステップS34)。CPU13はそのパケットデータにエラーがないと判断すると、またはエラー処理が終了すると、パケットデータ受信処理を終了する。

【0081】図8は本発明の一実施例による処理動作で用いられる送信データ長の増減が自在なバケットデータの他の例を示す図である。図において、バケットデータの先頭にはそのバケットデータのデータ長が付加されており、このバケットデータの受信時にそのデータ長を確認することで、送信データ長が増減されてもそのバケットデータの受信が可能となる。

【0082】図9は図8に示すパケットデータを用いる場合の送信処理を示すフローチャートであり、図10は図8に示すパケットデータを用いる場合の受信処理を示すフローチャートである。これら図8~図10を用いて送信データ長を増減した時の送受信処理について説明する。

【0083】CPU13は予め設定したデータ長を受信側に送信し(図9ステップS41)、その後にバケットデータの送信処理を行う(図9ステップS42)。尚、本実施例ではデータ長をCPU13の制御によってヘッダ発生回路7から送信するよう構成されている。

【0084】CPU13はRAM16から送信FIFO 3に転送するデータのデータ長が最初に送信したデータ 長となるまで、そのパケットデータを送信するように制 御する(図9ステップS42、S43)。

【0085】一方、受信側においてCPU13は送信側からデータ長を受信すると(図10ステップS51)、そのデータ長を保持する(データ長→A)(図10ステップS52)

【0086】その後、CPU13はパケットデータの受信処理を行い(図10ステップS53)、受信FIFO4からRAM16に受信データを転送させる。その時、CPU13は送信側から受信したパケットデータのデータ長をカウントする(データ長→B)(図10ステップS54)。

【0087】CPU13は送信側から受信したデータ長(A)と送信側から受信したバケットデータのデータ長(B)とを比較し(図10ステップS55)、それらが一致するまでバケットデータの受信処理を行う(図10 10 ステップS53~S55)。

【0088】CPU13はそれらの一致を検出すると、そのパケットデータのエラーの有無を判断し(図10ステップS56)、エラーが検出されるとそのエラーに対する処理を実行する(図10ステップS57)。CPU13はそのパケットデータにエラーがないと判断すると、またはエラー処理が終了すると、パケットデータ受信処理を終了する。

【0089】図11は本発明の他の実施例の構成を示すブロック図である。図において、本発明の他の実施例に 20よるデータ通信装置は送信データ長カウンタ(CNT)21と、送信FIFO(ファーストイン・ファーストアウト)22と、受信FIFO23と、パラレルシリアル変換回路(P to S)24と、シリアルパラレル変換回路(S to P)25と、ヘッダ発生回路(Header)27と、CRC発生回路(CRC)28と、CRC照合回路(CRC)29と、セレクタ(SEL)30と、マルチプレクサ(MUX)31と、CPU(中央処理装置)32と、DMA(ダイレクトメモリアクセス)33と、 30ROM(リードオンリメモリ)34と、RAM(ランダムアクセスメモリ)35とから構成されている。

【0090】尚、送信データ長カウンタ21と、送信FIFO22と、受信FIFO23と、CPU32と、DMA33と、ROM34と、RAM35とはデータバス200を介して互いに接続されている。

【0091】本発明の他の実施例によるデータ通信装置はCPU32によって制御され、CPU32を動作させるためのプログラムはROM34に格納されている。RAM35には送信すべきデータ及び受信したデータが蓄積される。RAM35内の送信データはDMA33によってデータバス100を介して送信FIFO22に転送される。

【0092】まず、送信時には送信FIFO22に書込まれた送信データがパラレルシリアル変換回路24によってパラレル形式のデータからシリアル形式のデータに変換される。

【0093】CPU32がパケットの送信開始を指示すると、データ部の送信に先だってパケットの先頭を示すデータ 送信相手を指定するアドレス パケットの順番

14

を示す番号等を含むヘッダがヘッダ発生回路26から送信される。続いて、パラレルシリアル変換回路24でシリアル形式のデータに変換されたデータ部がセレクタ30で選択されて送信される。

【0094】設定されたデータ長分のデータが送信し終わると、DMA33またはCPU32はRAM35から送信FIFO22へのデータの転送を終了する。続いて、セレクタ30が切替えられ、通信相手側でのデータエラーチェック用としてCRCデータまたはチェックサムデータがCRC発生回路28から送信され、パケットデータの送信が終了する。

【0095】とのとき、CPU13から送信データ長カウンタ21に通信状態に応じた送信データ長が書込まれる。DMA33は送信データ長カウンタ1に書込まれた送信データ長分だけRAM35から送信FIFO22にデータを転送する。

【0096】一方、受信時には受信したデータがマルチプレクサ31によってヘッダ部とデータ部とエラーチェック部とに分離され、ヘッダ部はヘッダ解析回路27で処理され、エラーチェック部はCRC照合回路29で処理される。

【0097】データ部に対しては送信時の処理と全く逆の処理が行われる。つまり、データ部はシリアルバラレル変換回路25でシリアル形式のデータからバラレル形式のデータに変換される。

【0098】シリアルバラレル変換回路25でバラレル形式のデータに変換された受信データは受信FIFO23に順次書込まれていく。受信FIFO23に書込まれた受信データはDMA33によって受信FIFO23か5RAM35に転送される。尚、本発明の他の実施例でも、図5~図7に示すように、パケットデータに最終フラグを付加するか、あるいは図8~図10に示すように、パケットデータにデータ長を付加することによってパケットデータのデータ長を可変自在としている。【0099】このように、1つのファイルを複数のパケ

ットに分割して通信する時に通信先の装置からの応答を確認せずにパケットを送信するデータ通信装置において、通信先の装置との間の通信状態、つまり受信側からのACKパケットまたはNACKパケットの受信に応じてパケットのデータ長を可変することによって、通信状態がよければパケットのデータ長を長くして通信速度を向上させることができ、通信状態が悪ければパケットのデータ長を短くしてエラー状態からの回復を早くすることができる。

【0100】すなわち、通信状態がよい時にパケットのデータ長を長くすると、全体のパケット数が少なくなり、ヘッダやCRC等のオーバヘッド部分を少なくすることができるので、通信時間全体で見ると従来の通信時間よりも短縮することが可能となる。

データ、送信相手を指定するアドレス、パケットの順番 50 【0101】また、通信状態が悪い時にパケットのデー

15

タ長を短くすると、エラーが発生した場合でも再送する データ量を少なくすることができるので、通信時間全体 で見ると従来の通信時間よりも短縮することが可能とな る。

[0102]

【発明の効果】以上説明したように本発明によれば、1 つのファイルを複数のパケットに分割して通信する時に通信先の装置からの応答を確認せずにパケットを送信するデータ通信装置において、通信先の装置との間の通信状態に応じてパケットのデータ長を可変することによっ 10 て、通信状態がよければパケットのデータ長を長くして通信速度を向上させることができ、通信状態が悪ければパケットのデータ長を短くしてエラー状態からの回復を早くすることができるという効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示すブロック図である。

【図2】本発明の一実施例によるパケット送信処理を示すフローチャートである。

【図3】本発明の一実施例によるパケット受信処理を示 20 すフローチャートである。

【図4】本発明の一実施例の処理動作を示すシーケンス チャートである。

【図5】本発明の一実施例による処理動作で用いられる 送信データ長の増減が自在なパケットデータ例を示す図 である

【図6】図5に示すパケットデータを用いる場合の送信 処理を示すフローチャートである。

【図7】図5に示すパケットデータを用いる場合の受信 処理を示すフローチャートである。 *【図8】本発明の一実施例による処理動作で用いられる 送信データ長の増減が自在なパケットデータの他の例を 示す図である。

16

【図9】図8に示すパケットデータを用いる場合の送信 処理を示すフローチャートである。

【図10】図8に示すパケットデータを用いる場合の受信処理を示すフローチャートである。

【図11】本発明の他の実施例の構成を示すブロック図である。

0 【図12】従来例の構成を示すブロック図である。

【図13】従来例によるパケット送信処理の一例を示す フローチャートである。

【図14】従来例によるパケット受信処理の一例を示すフローチャートである。

【図15】従来例の処理動作の一例を示すシーケンスチャートである。

【図16】従来例によるパケット送信処理の他の例を示すフローチャートである。

【図17】従来例によるパケット受信処理の他の例を示 の すフローチャートである。

【図18】従来例の処理動作の他の例を示すシーケンス チャートである。

【符号の説明】

1,21 送信データ長カウンタ

2 バッファ管理回路

3, 22 送信FIFO


4,23 受信FIFO


13, 32 CPU


14, 33 DMA


*30 16, 35 RAM

【図1】 【図5】 - パケット -P to S SEL 送信データ CRC 最終フラブ 迷信方向 Hea der FIFO 5 to P MUX 母体データ 100 CRC 10 【図8】 DMA ROM RAM CNT パケット -MNT 送信方向












【図12】




【図15】



【図17】



【図16】



【図18】

